首頁
部落格
Facebook專頁
ENGLISH
珍藏特展
目錄導覽
技術體驗
成果網站資源
目錄導覽首頁
HOTKEY快速導覽
內容主題
典藏機構
進階搜尋
資源聯盟
首頁
目錄導覽
內容主題
新聞
國圖館藏期刊
首頁
目錄導覽
典藏機構與計畫
國家圖書館
國家圖書館期刊報紙典藏數位化計畫
A Compiled-Code Parallel Pattern Logic Simulator With Inertial Delay Model
推薦分享
資源連結
連結到原始資料
(您即將開啟新視窗離開本站)
後設資料
資料識別:
A99031534
資料類型:
期刊論文
著作者:
黃國展(Huang, Kuo Chan) 李崇仁(Lee, Chung Len) 陳竹一(Chen, Jwu E)
主題與關鍵字:
Logic simulator Compiled code simulation Parallel pattern Inertial delay model Potential change frame
描述:
來源期刊:Journal of Information Science and Engineering
卷期:15:6 民88.11
頁次:頁885-897
日期:
19991100
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館
授權聯絡窗口
管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305
引用這筆典藏
引用資訊
黃國展(Huang, Kuo Chan) 李崇仁(Lee, Chung Len) 陳竹一(Chen, Jwu E)(19991100)。[A Compiled-Code Parallel Pattern Logic Simulator With Inertial Delay Model]。《數位典藏與數位學習聯合目錄》。http://catalog.digitalarchives.tw/item/00/64/37/37.html(2017/03/23瀏覽)。
直接連結
http://catalog.digitalarchives.tw/item/00/64/37/37.html
評分與驗證
請為這筆數位資源評分
請填入更適合的關鍵詞
推薦藏品
洛神賦圖:一個傳統的形塑與發展
行動數位生活技術研發計畫成果與展望
天下無雙 古今鮮對--晉唐法書名蹟特...
傳統骨科中藥材骨碎補對骨母細胞之生理...
過氧亞硝酸根負離子與去氧核醣核酸的化...
明鄭時期臺灣「名士佛教」的特質分析