CCL Java Chip Ⅰ設計驗證方法與模擬環境

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A98006819
資料類型:
期刊論文
著作者:
汪自強(Wang, Dze-chaung) 馬瑞良(Ma, Ruey-liang) 汲世安(Chi, Shyh-an) 尚希聖(Shang, Shi-sheng)
主題與關鍵字:
爪哇處理器 堆疊處理器 驗證 模擬 Java processor Stack processor Validation Simulation
描述:
來源期刊:電腦與通訊
卷期:67 民87.03
頁次:頁9-14
日期:
19980300
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結

評分與驗證

請為這筆數位資源評分

star star star star star

推薦藏品

IC光阻材料技術發展
女性荷爾蒙療法與中藥科學中藥處方併用...
論工程仲裁中最具爭議性之前置程序問題
白話散文與雜文--《中國現代文學的兩...
雲煙過眼新錄(1)
現代中國畫的傳統與變革