Functional Mapping from Assembly to Verilog
推薦分享
資源連結
連結到原始資料 (您即將開啟新視窗離開本站)後設資料
- 資料識別：
- A00030598
- 資料類型：
- 期刊論文
- 著作者：
- 蔣元隆(Jeang， Yuan-long) 鐘國家(Jong， Gwo-jia) 楊正宏(Yang， Cheng-hong)
- 主題與關鍵字：
- Soft-IP generator Transformation Retargetable Verilog System-on-a-chip 組合語言程式 IP產生器 微處理機 功能性自動轉換 自動合成系統
- 描述：
- 來源期刊:高雄應用科技大學學報
- 卷期:30 民89.12
- 頁次:頁29-40
- 日期：
- 20001200
- 來源：
- 臺灣期刊論文索引系統
- 管理權：
- 國家圖書館
授權聯絡窗口
- 管理單位：知識服務組-期刊
聯絡E-mail：nclper@ncl.edu.tw
電話：02-23619132轉305
