首頁
部落格
Facebook專頁
ENGLISH
珍藏特展
目錄導覽
技術體驗
成果網站資源
目錄導覽首頁
HOTKEY快速導覽
內容主題
典藏機構
進階搜尋
資源聯盟
首頁
目錄導覽
內容主題
新聞
國圖館藏期刊
首頁
目錄導覽
典藏機構與計畫
國家圖書館
國家圖書館期刊報紙典藏數位化計畫
A BIST Architecture for AT-Speed DRAM Testing
推薦分享
資源連結
連結到原始資料
(您即將開啟新視窗離開本站)
後設資料
資料識別:
A01035152
資料類型:
期刊論文
著作者:
黃錫瑜(Huang, Shi-yu) 蒯定明(Kwai, Ding-ming) 黃建華(Huang, Chris)
主題與關鍵字:
動態記憶體 自我測試 相量序列產生電路 電路加速技巧 有限狀態機 Functional false path Statically sensitizable path Statically co-sensitizable path Non-primitive path Primitive path
描述:
來源期刊:Journal of the Chinese Institute of Electrical Engineering
卷期:8:4 民90.11
頁次:頁387-394
日期:
20011100
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館
授權聯絡窗口
管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305
引用這筆典藏
引用資訊
黃錫瑜(Huang, Shi-yu) 蒯定明(Kwai, Ding-ming) 黃建華(Huang, Chris)(20011100)。[A BIST Architecture for AT-Speed DRAM Testing]。《數位典藏與數位學習聯合目錄》。http://catalog.digitalarchives.tw/item/00/61/af/a8.html(2017/03/24瀏覽)。
直接連結
http://catalog.digitalarchives.tw/item/00/61/af/a8.html
評分與驗證
請為這筆數位資源評分
感謝您為這筆數位資源評分,為了讓資料更容易被檢索利用,請選擇和這項數位資源相關的詞彙:
黃錫
請填入更適合的關鍵詞
推薦藏品
杭菊與野菊之介紹及療效研究
三相混合式發電系統變頻器之研製
人類幹細胞研究的法議題
臺中港漁港暨濱海遊憩區植被變遷調查報...
飼糧中黃麴毒素及類胡蘿蔔素對土番鴨腹...
從西醫觀點論婦科腫瘤