A BIST Architecture for AT-Speed DRAM Testing

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A01035152
資料類型:
期刊論文
著作者:
黃錫瑜(Huang, Shi-yu) 蒯定明(Kwai, Ding-ming) 黃建華(Huang, Chris)
主題與關鍵字:
動態記憶體 自我測試 相量序列產生電路 電路加速技巧 有限狀態機 Functional false path Statically sensitizable path Statically co-sensitizable path Non-primitive path Primitive path
描述:
來源期刊:Journal of the Chinese Institute of Electrical Engineering
卷期:8:4 民90.11
頁次:頁387-394
日期:
20011100
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結

評分與驗證

請為這筆數位資源評分

star star star star star

推薦藏品

豬博德氏菌、巴氏桿菌、放線桿菌、大腸...
前衛運動、現代主義與後現代主義(1)
最高行政法院九十年度裁字第七九六號裁...
總計畫:中藥材輻射滅菌劑量之評估研究...
在全球化與地化的交錯之中:白先勇、李...
中醫藥對慢性病毒性肝炎療效評估之研究