首頁
部落格
Facebook專頁
ENGLISH
珍藏特展
目錄導覽
技術體驗
成果網站資源
目錄導覽首頁
HOTKEY快速導覽
內容主題
典藏機構
進階搜尋
資源聯盟
首頁
目錄導覽
內容主題
新聞
國圖館藏期刊
首頁
目錄導覽
典藏機構與計畫
國家圖書館
國家圖書館期刊報紙典藏數位化計畫
An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction
推薦分享
資源連結
連結到原始資料
(您即將開啟新視窗離開本站)
後設資料
資料識別:
A11039738
資料類型:
期刊論文
著作者:
Rau, Jiann-chyi Wu, Chung-lin Wu, Po-han
主題與關鍵字:
Clock gating Scan test Low power scan test Full-scan testing Design for testability Yield loss
描述:
來源期刊:Tamkang Journal of Science and Engineering
卷期:14:1 2011.03[民100.03]
頁次:頁39-48
日期:
20110300
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館
授權聯絡窗口
管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305
引用這筆典藏
引用資訊
Rau, Jiann-chyi Wu, Chung-lin Wu, Po-han(20110300)。[An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction]。《數位典藏與數位學習聯合目錄》。http://catalog.digitalarchives.tw/item/00/5f/5a/11.html(2024/09/16瀏覽)。
直接連結
http://catalog.digitalarchives.tw/item/00/5f/5a/11.html
評分與驗證
請為這筆數位資源評分
請填入更適合的關鍵詞
推薦藏品
液相層析質譜儀(LC/MS)與製藥工...
過氧亞硝酸根負離子與去氧核醣核酸的化...
物種生態誌(2)
「淡新檔案」研究成果之一範例--戴著...
Teaching Doris Les...
明清以來學者補《元史藝文志》成果述考