An Efficient Algorithm to Selectively Gate Scan Cells for Capture Power Reduction

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A11039738
資料類型:
期刊論文
著作者:
Rau, Jiann-chyi Wu, Chung-lin Wu, Po-han
主題與關鍵字:
Clock gating Scan test Low power scan test Full-scan testing Design for testability Yield loss
描述:
來源期刊:Tamkang Journal of Science and Engineering
卷期:14:1 2011.03[民100.03]
頁次:頁39-48
日期:
20110300
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結