首頁
部落格
Facebook專頁
ENGLISH
珍藏特展
目錄導覽
技術體驗
成果網站資源
目錄導覽首頁
HOTKEY快速導覽
內容主題
典藏機構
進階搜尋
資源聯盟
首頁
目錄導覽
內容主題
新聞
國圖館藏期刊
首頁
目錄導覽
典藏機構與計畫
國家圖書館
國家圖書館期刊報紙典藏數位化計畫
Nymph:以可合成Verilog HDL設計之新型32核心多處理器
推薦分享
資源連結
連結到原始資料
(您即將開啟新視窗離開本站)
後設資料
資料識別:
A11039709
資料類型:
期刊論文
著作者:
朱守禮(Chu, Slo-li) 許詔傑(Hsu, Chao-chieh) 李耕學(Li, Geng-siao)
主題與關鍵字:
MIPS處理器 多核心處理器 匯流排 互聯網路 MIPS processor Multicore processor Bus Interconnection network
描述:
來源期刊:先進工程學刊
卷期:6:4 2011.10[民100.10]
頁次:頁277-286
日期:
20111000
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館
授權聯絡窗口
管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305
引用這筆典藏
引用資訊
朱守禮(Chu, Slo-li) 許詔傑(Hsu, Chao-chieh) 李耕學(Li, Geng-siao)(20111000)。[Nymph:以可合成Verilog HDL設計之新型32核心多處理器]。《數位典藏與數位學習聯合目錄》。http://catalog.digitalarchives.tw/item/00/5f/59/f4.html(2024/09/16瀏覽)。
直接連結
http://catalog.digitalarchives.tw/item/00/5f/59/f4.html
評分與驗證
請為這筆數位資源評分
感謝您為這筆數位資源評分,為了讓資料更容易被檢索利用,請選擇和這項數位資源相關的詞彙:
互聯網
匯流排
請填入更適合的關鍵詞
推薦藏品
探討1949到2000年臺灣花鳥畫風...
臺灣中部蓮華池地區低海拔常綠闊葉林4...
倫敦國家畫廊西歐繪畫的研究
臺灣新文學史(6)--寫實文學與批判...
雲煙過眼新錄(1)
杭菊與野菊之介紹及療效研究