Large-scale Circuit Simulation for MOSFET Circuits with Interconnects Using Iterated Timing Analysis and Latency-checking Method
推薦分享
資源連結
連結到原始資料 (您即將開啟新視窗離開本站)後設資料
- 資料識別：
- A11016027
- 資料類型：
- 期刊論文
- 著作者：
- 陳俊榮(Chen， C. J.) 蔡昌隆(Tsai， C. L.) 孫振東(Sun， J. D.) 李志仁(Lee， C. J.) 張耀鴻(Chang， Allen Y.) 周立平(Chou， L. P.) 楊泰寧(Yang， T. N.)
- 主題與關鍵字：
- 電路模擬 傳輸線 基於鬆弛 ITA演算法 休眠 Circuit simulation Transmission lines Relaxation-based ITA algorithm Latency
- 描述：
- 來源期刊:華岡工程學報
- 卷期:27 2011.01[民100.01]
- 頁次:頁125-131
- 日期：
- 20110100
- 來源：
- 臺灣期刊論文索引系統
- 管理權：
- 國家圖書館
授權聯絡窗口
- 管理單位：知識服務組-期刊
聯絡E-mail：nclper@ncl.edu.tw
電話：02-23619132轉305
