適用於嵌入式系統之IEEE 754浮點算術單元設計
推薦分享
資源連結
連結到原始資料 (您即將開啟新視窗離開本站)後設資料
- 資料識別：
- A10025427
- 資料類型：
- 期刊論文
- 著作者：
- 朱守禮(Chu， Slo-li) 陳俊佑(Chen， Jiun-you) 王毅鈞(Wang， Yi-jyun) 李宗融(Lee， Jung-lung)
- 主題與關鍵字：
- 浮點運算器 嵌入式系統 IEEE 754單精度浮點格式 FPGA實現 Verilog RTL設計 Floating-point arithmetic unit Embedded system IEEE 754 single precision floating-point format FPGA implement Verilog RTL design
- 描述：
- 來源期刊:先進工程學刊
- 卷期:5:3 2010.07[民99.07]
- 頁次:頁185-193
- 日期：
- 20100700
- 來源：
- 臺灣期刊論文索引系統
- 管理權：
- 國家圖書館
授權聯絡窗口
- 管理單位：知識服務組-期刊
聯絡E-mail：nclper@ncl.edu.tw
電話：02-23619132轉305
