a-Si:H TFT SiN□介電層製程改善

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A10011110
資料類型:
期刊論文
著作者:
陳炳茂(Chen, B. M) 謝育霖(Shieh, Y. L.) 鄒一德(Zou, Y. D.) 劉柏村(Liu, P. T.)
主題與關鍵字:
非晶矽薄膜電晶體 介電層 電壓應力 缺陷池模型 NH₃/SiH₄ a-Si TET Dielectric layer Voltage bias stress Defect poor mode
描述:
來源期刊:明新學報
卷期:36:1 2010.02[民99.02]
頁次:頁33-41
日期:
20100200
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結

評分與驗證

請為這筆數位資源評分

star star star star star

推薦藏品

酸性離子液體觸媒在煉油及石化工業之應...
十六國時代趙對峙時期諸族殺掠與邑野蕭...
微結構分析技術之介紹
撥號選接器監測與管理系統之發展
倫敦國家畫廊西歐繪畫的研究
電漿對聚酯纖維改質及其抗菌性之研究