SoC設計探索--利用0.18 μ m CMOS製程 設計40-Gb/s鎖相CDR電路
推薦分享
資源連結
連結到原始資料 (您即將開啟新視窗離開本站)後設資料
- 資料識別：
- C04028487
- 資料類型：
- 期刊論文
- 著作者：
- 李致毅
- 描述：
- 來源期刊:新電子科技
- 卷期:221 民93.08
- 頁次:頁130-139
- 來源：
- 臺灣期刊論文索引系統
- 管理權：
- 國家圖書館
授權聯絡窗口
- 管理單位：知識服務組-期刊
聯絡E-mail：nclper@ncl.edu.tw
電話：02-23619132轉305
