高效低功處理器架構應用於無線感測網路之功耗模擬

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A07025501
資料類型:
期刊論文
著作者:
許芷瑋(Hsu, Chih-wei) 吳宗憲(Wu, Chung-hsien) 王啟龍(Wang, Chi-lung)
主題與關鍵字:
無線感測網路 高效能 低功耗 處理器 架構 Wireless sensor network High perofrmance Low power Processor Architecture
描述:
來源期刊:電腦與通訊
卷期:119 2007.03[民96.03]
頁次:頁51-56
日期:
20070300
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結

評分與驗證

請為這筆數位資源評分

star star star star star

推薦藏品

「探索亞洲」佛教造像精品介紹--印度...
總計畫:中藥材輻射滅菌劑量之評估研究...
挪威對於養殖魚類之安全、衛生及基改飼...
遮陰對十八種適用綠籬植物葉片壽命之影...
西方文學思潮的流變(2)
鉻磷酸鹽處理麻竹之保綠機制