A Design-for-Verification Technique for Debugging HDL Designs

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A05005727
資料類型:
期刊論文
著作者:
Liu, Jimmy Chien-nan
主題與關鍵字:
Verification Debugging HDL RTL Design-for-verification
描述:
來源期刊:International Journal of Electrical Engineering
卷期:12:1 民94.02
頁次:頁99-104
日期:
20050200
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結