首頁
部落格
Facebook專頁
ENGLISH
珍藏特展
目錄導覽
技術體驗
成果網站資源
目錄導覽首頁
HOTKEY快速導覽
內容主題
典藏機構
進階搜尋
資源聯盟
首頁
目錄導覽
內容主題
新聞
國圖館藏期刊
首頁
目錄導覽
典藏機構與計畫
國家圖書館
國家圖書館期刊報紙典藏數位化計畫
FPGA與IP核心如何支援高速I/O標準
推薦分享
資源連結
連結到原始資料
(您即將開啟新視窗離開本站)
後設資料
資料識別:
A03008822
資料類型:
期刊論文
著作者:
Hedayati,Babak Aaldering,Mark
主題與關鍵字:
匯流排 介面標準 可程式化邏輯元件 FPGA
描述:
來源期刊:零組件雜誌
卷期:136 民92.02
頁次:頁54+56+58-59
日期:
20030200
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館
授權聯絡窗口
管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305
引用這筆典藏
引用資訊
Hedayati,Babak Aaldering,Mark(20030200)。[FPGA與IP核心如何支援高速I/O標準]。《數位典藏與數位學習聯合目錄》。http://catalog.digitalarchives.tw/item/00/4a/b1/c8.html(2024/09/14瀏覽)。
直接連結
http://catalog.digitalarchives.tw/item/00/4a/b1/c8.html
評分與驗證
請為這筆數位資源評分
感謝您為這筆數位資源評分,為了讓資料更容易被檢索利用,請選擇和這項數位資源相關的詞彙:
FPGA
邏輯元件
匯流排
請填入更適合的關鍵詞
推薦藏品
LCD反射式增亮膜(DBEF)之微結...
杭菊與野菊之介紹及療效研究
IC光阻材料技術發展
在全球化與地化的交錯之中:白先勇、李...
中藥材中黃麴毒素污染之調查
「幽靈」與「朋友」:論晚期解構主義的...