Scheduling for A Single Semiconductor Batch-Processing Machine to Minimize Total Weighted Tardiness

推薦分享

Share

資源連結

連結到原始資料 (您即將開啟新視窗離開本站)

後設資料

資料識別:
A08300828
資料類型:
期刊論文
著作者:
周富得(Chou, Fuh-der) 王惠梅(Wang, Hui-mei)
主題與關鍵字:
Total weighted tardiness Dynamic programming Batch-processing machine scheduling Genetic algorithm 總加權延遲時間 動態規劃法 批次加工機臺 基因演算法
描述:
來源期刊:工業工程學刊
卷期:25:2 2008.03[民97.03]
頁次:頁136-147
日期:
20080300
來源:
臺灣期刊論文索引系統
管理權:
國家圖書館

授權聯絡窗口

管理單位:知識服務組-期刊
聯絡E-mail:nclper@ncl.edu.tw
電話:02-23619132轉305

引用這筆典藏 引用說明

引用資訊
直接連結

評分與驗證

請為這筆數位資源評分

star star star star star

推薦藏品

小綠葉蟬吸食茶菁對白毫烏龍茶香氣成份...
雲煙過眼新錄(1)
臺中港漁港暨濱海遊憩區植被變遷調查報...
從西醫觀點論婦科腫瘤
石化工業區廢水處理廠放流水與冷卻水回...
佛國淨土與中國神話:莫高窟285窟的...